Architect Labs использовала ИИ, чтобы спроектировать inference-чип Redwood
Система превратила письменную спецификацию в проверенный FPGA-прототип менее чем за две недели. Преимущество по скорости над Nvidia пока рассчитано для ещё не изготовленного чипа: физическая версия Redwood ещё не прошла производство и тестирование.
От спецификации до FPGA-прототипа
Стартап Architect Labs описал систему, которая проектирует небольшие маломощные чипы для инференса по письменной спецификации. В эксперименте два инженера задали высокоуровневые требования, после чего система выполнила моделирование производительности, сгенерировала цифровое описание оборудования, провела тестирование и проверку и подготовила прошивку и kernels. Компания говорит, что люди не вмешивались ниже уровня спецификации.
Проект Redwood дошёл до FPGA-реализации менее чем за две недели. После подтверждённых изменений спецификации обновлённый дизайн возвращался на FPGA менее чем за 48 часов. Такой цикл позволяет проверять варианты быстрее, чем последовательный конвейер, где решения фиксируются между этапами.
Преимущество над Nvidia пока рассчитано на бумаге
На FPGA сравнение показало среднюю пропускную способность 28 токенов в секунду у Jetson Orin Nano на частоте 1 020 МГц. Для предполагаемой реализации Redwood Nano по техпроцессу Samsung класса 8 нм исследователи прогнозируют 49 токенов в секунду, примерно в 1,75 раза больше, и около половины мощности: 1,335 Вт против 2,59 Вт. Оценку в 3,4 раза лучшей производительности на ватт также рассчитали для ещё не изготовленной микросхемы.
Авторы называют отдельный этап ранним примером рекурсивного самоулучшения: модель Qwen3 работала на Redwood и предложила оптимизации для будущей версии ускорителя. Это узкий цикл оптимизации hardware-дизайна, а не автономное общее самоулучшение ИИ. Следующие этапы проекта — физический дизайн, tapeout и проверка после изготовления.